氏 名 野崎 剛 本籍(国籍) 岩手県
学位の種類 博士 (工学) 学位記番号 工博 第91号
学位授与年月日 平成16年3月23日 学位授与の要件 学位規則第4条第1項該当 課程博士
研究科及び専攻 工学研究科 電子情報工学専攻
学位論文題目 分散演算を用いたディジタルフィルタの構成に関する研究
論文の内容の要旨

 現在,ディジタル信号処理の応用分野は極めて広く,情報・通信,音響・音声,計測・制御, 経済学,統計学,地質探査,医療などにおいてその応用例は数えきれないほどである. いまや,ディジタル信号処理は,科学技術のあらゆる分野において必須の基礎技術となっているといっても過言では ない.

ディジタル信号処理は,高速フーリエ変換や双一次z変換などのディジタルフィルタ設計の確立などにより発展してきた. また,これは集積回路技術と共に進展し,最近の3次元実装技術で代表される集積回路技術によってさらに発展されることが予想される.

今後,情報通信システムなどの数多くのシステムでは,VLSIによる実現を前提とし信号処理に適したVLSIアーキテクチャでの システム構築が必要とされる.特に,信号処理の分野では①消費電力,②サンプリングレート,③滞在時間(latency)などを考慮 したVLSIアーキテクチャが要求される. これらは相反する関係をもつため,低消費電力と高サンプリングレートと小滞在時間を同時に満たすのは困難である.  ディジタル信号処理の重要な技術として,ディジタルフィルタによるフィルタリング処理がある.  ディジタルフィルタは,FIR(Finite Impulse Response)フィルタとIIR(Infinite Impulse Response)フィルタに大別  される.FIRフィルタは完全な直線位相特性を実現できるため,波形伝送上での位相ひずみが問題となる通信などの  分野で重要視されている.さらに,これは安定性が常に保証されるという特長がある.しかし,急峻な遮断特性を  得るには,非常に高い次数を必要とするために演算量が多くなってしまう.それに対して,IIRフィルタは急峻な  遮断特性を低次で得ることができる.しかし,構成上フィードバックループを有するので,安定性が保証されるとは  限らず,さらに各種量子化誤差の累積が生じる.また,2次元でしかも高精細画像の実時間処理には高度な並列処理  システムが必要となり,このとき演算量の面において問題となる.

一方,これまで研究の中心は実係数フィルタの設計問題であったが,近年複素信号処理の研究が盛んに行われるように なり,その有効性が示されるにつれ複素係数フィルタも重要な意味をもつようになった. しかし,同等の次数という条件下において,複素係数フィルタは実係数フィルタの4倍の演算量を必要とするため, 実係数フィルタと比較して演算量が非常に多くなってしまう.さらに,高次になるとこの問題はより大きくなる.

ディジタルフィルタの一般的な実現法の一つとして乗算器を用いた構成がある.これで高次や多次元または複素の フィルタを実現すると膨大なハードウェア量と消費電力を必要とする. それに対して,乗算器を用いずに構成できる分散演算に基づく手法がある.これは乗算器を用いた構成よりもハードウェア 量と消費電力を大幅に抑えることができる. しかも,処理時間が語長のみに依存するため,高次または複素の場合でもサンプリングレートを考慮しながら滞在時間を 小さく抑えることができる. しかし,従来の分散演算に基づく構成はROMを用いているために,高次,多次元,並列処理および複素の場合には 消費電力が非常に大きくなってしまう.

そこで,ROMではなく論理ゲートによる最適関数回路を用いた分散演算に基づく新たな構成を提案する. これにより処理性能を低減させずに消費電力を大幅に減少できる. しかも,これは数多くのディジタルフィルタに応用できる有効な手法である.

以上のような背景に基づき,本論文は以下に示す6章で構成され,最適関数回路を用いた分散演算に基づく新たな 構成を基礎としたディジタルフィルタのVLSIアーキテクチャについて述べる.
第1章は緒言であり,本論文の背景,目的,概要について示す.第2章では,本研究で対象としたディジタルフィルタの 特徴などを示し,実現上の問題点を明らかにする. 第3章では,高次FIRフィルタの高性能VLSIアーキテクチャを提案する.ここでは,最適関数回路を用いた分散演算に 基づく新たな構成に,SFA(Serial Full Adder)を用いた直線位相特性に基づく手法と我々が提案する高速・低消費電力形 4入力2出力加算器を適用した構成を示す. 最後に,本提案法は消費電力とサンプリングレートと滞在時間を考慮した高次FIRフィルタを実現できる有効な手法の 一つであることを明らかにする. 第4章では,高並列2次元 IIRフィルタの高性能VLSIアーキテクチャを提案する.ここでは,最適関数回路を用いた 分散演算に基づく新たな構成とブロック実現を用いた分母分離型2次元状態空間ディジタルフィルタを示す. 最後に,本手案法は高速かつ高効率な処理と低消費電力を実現できる有効な手法の一つであることを明らかにする. 第5章では,複素係数フィルタの高性能VLSIアーキテクチャを提案する.ここでは,最適関数回路を用いた分散演算に 基づく新たな構成に,SFAばかりでなくSFS(Serial Full Subtractor)を用いた複素FIRフィルタの直線位相特性に基づく 手法と高速・低消費電力形4入力2出力加算器を適用した構成を示す.最後に,本提案法は高次でしかも複素の フィルタ実現に有効な手法の一つであることを明らかにする.第6章は結言である.